低功耗蓝牙(BLE)是一种新型的超低功耗无线传输技术。它可以很方便的实现计算机与通信设备之间的互连,并且支持点到点、点到多点的语音、数据业务。近年来,BLE凭借其低复杂度、低成本、低功耗等特点,开拓了十分广阔的市场应用前景。因此掌握低功耗蓝牙技术具有非常重要的意义。在BLE数据通信系统中,硬件开发是掌握其核心技术的关键,其中基带IP核的开发又是整个硬件开发的关键。因此本论文以蓝牙4.0和5.0规范为标准,详细分析了低功耗蓝牙的基带功能,并设计了2.4GHz数字基带系统的架构,其中重点对链路层的数据处理部分进行设计与验证。首先,使用Verilog HDL硬件描述语言设计了数据处理中的发送子系统,即比特流处理中的发送过程,包括组帧、CRC、白化和编码四部分。然后使用Verilog HDL设计了数据处理中的接收子系统,该接收子系统包括对数据的时间频率同步处理和比特流处理中的接收部分。其中时间频率同步处理是由采样、相关、符号恢复和同步缓存四部分组成的,比特流处理的接收部分是由译码、解白化、帧解析、CRC校验和相关窗口五部分组成的。仿真结果表明,当基带IP核采用24MHz的时钟频率时,可实现1Mbps和2Mbps的数据在编码或非编码物理层的传输。最后,对时钟模块进行了设计,包括主从设备的蓝牙时钟、帧间隔及使能信号。仿真结果表明,当从设备成功接收到第一个数据包时,会对其蓝牙时钟进行调整以保持与主设备的同步;同时还实现了150us的帧间隔。模块功能实现后,在SoC上进行了BLE协议仿真测试。仿真结果表明,当时钟频率为24MHz时,可实现4.0的1Mbps非编码、5.0的1Mbps非编码、5.0的2Mbps非编码和5.0的1Mbps编码物理层的数据通信。在确保系统功能实现的基础上,用XILINX公司的Vivado工具对蓝牙基带IP核进行综合实现,并产生bit文件,然后将bit文件下载到ZC706-ZYNQ开发板上进行FPGA验证。综合报告显示,整个系统的功耗为2.273W,其中动态功耗为2.023W,静态功耗为0.250W。FPGA测试结果表明,当两个蓝牙基带IP核之间的距离为零时,它们均可以相互传输1740个数据包且误码率低于0.1%。