随着集成电路的发展,单块芯片上集成的核心数量越来越多,处理器进入众核时代。和传统的总线互联相比,高带宽、扩展性好的片上网络得到越来越广泛的应用。作为衡量片上网络性能的重要指标,网络延时问题随着网络规模的扩大变得越来越不可忽视。同时,对于一些非全局访问的应用而言,常规的网格结构片上网络中存在全局一致性访问结构冗余的问题。为了减小网络延时、简化路由器结构,研究优化片上网络结构非常重要。首先分析了常规网格结构NoC的路由器的工作原理,采用常规结构分别对虚通道数量、输入缓存区深度以及数据包长度等参数对网络延时的影响进行了深入研究。在此基础上,针对本研究所关注的小注入率的应用场景,提出了一种单虚通道数据可旁路的双环片上网络结构。该双环片上网络采用横环和纵环的形式将网络划分成若干个分立的环形网络,环与环之间的数据传输互不干扰。同时,在路由器中,加入旁路结构,使得数据包在单个周期内可以传输多个节点。在路由器的输入端口仅设置一个虚通道,以此减小多虚通道带来的面积和功耗开销。采用通用路由器接口,以保证路由器与常规的拓扑结构兼容。进而采用Noxim模拟器对提出的双环片上网络进行建模,并在多个参数配置下分析了网络平均延时,并与常规网络进行了对比。结果表明,在低负载情况下,对于8×8的网络规模,单周期内可旁路4个节点的双环NoC的网络延时相比相同参数配置的常规网格结构片上网络下降51%。进一步运用SystemVerilog语言对双环NoC进行硬件实现,使用VCS对系统及各个子模块进行功能仿真,结果表明,数据包在单个时钟周期内可以传输多个节点,达到预期目标。最后采用MIFS40nm工艺对双环NoC进行逻辑综合,结果表明单个路由器面积为4832.973μm2,单周期可旁路两个节点的情况下,系统频率可达763MHz。