基于FPGA的数字电路设计是当前雷达设计领域的常用设计方法,采用FPGA自带的运算IP核,配合用户自定义的电路结构,实现雷达算法到计算平台的功能映射,从而大大提高系统灵活性和时间响应速度,同时又可以缩短设计周期,降低开发成本,且使设备具有普遍性等优势。论文中给出3种电路模块的硬件架构,完成甲方雷达系统中的挑样本功能和数据挑选功能。论文从3个模块的算法功能,性能要求,运算方法及相关参数进行了介绍。模块通过合适的电路结构,优化的运算算法,实现特定的模块功能,并符合甲方对模块的性能要求。论文主要介绍了甲方雷达系统中的3种数据运算功能,分别为GIP挑样本,X数据挑选,Y数据挑选。首先,对于GIP挑样本模块,基于甲方的功能需求和资源限制,提出一种奇偶分割硬件电路,设计出一种新型最值比较算法。该硬件电路和比较算法是GIP挑样本模块的设计核心,使模块成为四路并行的数字电路,完成最大值与最小值的挑选,充分利用FPGA资源,降低运算响应时间。X数据挑选模块使用逻辑电路完成了对前一单元数据的挑选,从8个64bit的前一单元数据组中挑选出1个64bit数据,并将挑选出的数据发送给后端单元的接收FIFO,X数据挑选模块的重点在补零操作,在数据个数不满足8的情况下,补零至8个结果数据,并输出给后一单元。Y数据挑选模块各功能及电路与X数据挑选模块类似。X数据挑选模块和Y数据挑选模块均满足甲方设计要求。最后,论文针对设计的3个运算模块,结合实际模块应用环境,采用三种测试方法:功能仿真,软硬件协同测试,性能验证。并结合甲方,给出具体测试内容,并得出仿真波形,软硬件测试结果,综合报告和STA报告,通过结果数据验证及交叉对比,表明3种硬件模块的各项性能,并分析各模块测试结果。论文基于FPGA设计的数字电路模块,解决了甲方实际项目中的三个运算功能点,尤其是GIP挑样本模块,该模块解决了样本中挑选不同个数最值的问题,根据测试结果,GIP挑样本模块拥有以下功能优势:1.提出一种奇偶分割电路;2.重复比较算法可“屏蔽”最值;3.模块在1024点测试条件下,响应时间约600us,远小于甲方理论要求;4.模块可工作在最高250MHZ工作频率下,远高于甲方要求。