论文部分内容阅读
V-by-One作为P2P(Point To Point)的一种超高清数字视频图像传输技术,可以支持1920*1080、3840*2160等分辨率的图像信号传输,其单链路时钟频率最大为4Gbit/s。V-by-One采用视频图像多通道串行差分传输、8B/10B编码、数据扰码、CDR(Clock And Data Recovery)时钟恢复等技术,减少了EMI(Electromagnetic Interference)电磁干扰,能够传输无损画质视频图像。但是V-by-One视频图像接口与目前常用显示器的接口之间不兼容。因此要获取V-by-One传输的图像,就要将Vby-One协议数据格式转换成通用的图像接口数据格式。基于TMDS(Transition Minimized Differential Signaling)技术的HDMI(High Definition Multimedia Interface)具有良好的兼容性,可以传输不经压缩的全数字音频/视频信号,在消费电子领域的音视频传输接口方面占据着统治地位。本文基于V-by-One技术展开课题研究,通过对V-by-One单链路收发器以及协议的研究,在FPGA(Field Programmable Gate Array)器件上设计V-by-One收发系统,并将V-by-One协议数据格式转换成通用的HDMI接口数据格式。整个V-by-One收发系统主要研究分辨率为1920*1080、像素时钟为148.5Mhz、双Lane通道、4byte模式的V-by-One数据发送、接收系统;包括测试数据源、串并转换以及采样、8B/10B编解码、数据扰码及解扰码、数据解析模块以及DDR3存储单元。具体研究内容如下:第一,V-by-One高速串行差分数据发送系统的设计与实现。测试图像数据源由单通道RGB数字图像信号转换成双通道、4byte模式数据;使用8B/10B编码电路、扰码电路进行编码和扰码;并通过并串转换、TTL转差分信号电路将并行数据转换成差分图像数据信号。第二,V-by-One高速串行差分数据接收系统的设计与实现。差分信号转TTL信号电路将差分数据转化成单端TTL信号;使用CDR时钟恢复电路提取链路时钟,并使用链路时钟对高速串行数据进行串并转换及采样;将串并转换后的数据进行8B/10B解码、数据解扰、DDR3存储,并最终送到HDMI接口进行显示。第三,将数据转换成TMDS接口信号。DDR3存储单元的数据送到HDMI数据转换芯片SIL9134,配置SIL9134芯片,主要包括设备地址、寄存器地址以及配置数据。第四,8B/10B编解码是根据数据编码特点采用纯组合逻辑电路实现。扰码以及解扰码电路采用LFSR的并行结构,更加适合FPGA并行处理特点。DDR3存储单元采用FIFO与用户逻辑联合的方式进行DDR3控制,实现数据存储以及图像镜像。经过验证,系统可以正确实现数据发送、接收及数据的转换。