随着超大规模集成电路的发展和外部存储器存储数据量的增加,对储存器的访问也越来越多,而对存储器的访问大多都通过存储器控制器进行。但是在对外部存储器访问的时候,由于存储器本身的问题或者各种噪声的干扰,都会使存储在存储器里面的信号的值发生翻转,导致数据发生错误,特别是在速度较高的系统中。若数据读出时不能及时纠正发生的错误,这将会影响计算机的性能及重要数据的处理,所以在外部存储控制器(EMC)中嵌入具有纠错检错功能的模块具有非常重要的意义和价值。所以设计了一个能实现纠正两个错误同时检测四个错误的编译码纠错模块。由于BCH码具有良好的纠错性能,在许多系统中得到了广泛的应用,而且存储在存储器中的数据大多为二进制,采用二进制的BCH纠错码比较合适。外部存储器控制器中使用的二进制BCH纠错检错模块包括编码器和译码器。论文首先进行了BCH编码算法、译码算法的研究。采用Verilog实现了编码器和译码器的硬件描述,然后又对编译码器进行验证和综合等方面的研究。对编码器,在普通串行编码算法的基础上进行改进,采用组合逻辑使编码结果可以在一个周期输出,并对其进行功能验证。同时对译码通路的四个模块进行研究和优化,特别是使用简化BM迭代算法求解出错误位置的多项式模块,使其最大程度的满足面积和时序的要求。针对实际应用的需要本课题使用BCH(50,32)的码字,是有限域GF(26)上的BCH(63,45)的缩短码。最后,对全文的研究内容工作进行了总结,提出了BCH编译码的进一步研究工作。