论文部分内容阅读
随着电子封装微型化、多功能化的发展,三维封装已成为封装技术的发展方向,叠层CSP封装具有封装密度高、信号延迟短、互连性能好等特性,是实现三维封装的重要技术。目前,国外对叠层芯片封装技术研究比较成熟,已开发出八层芯片的层叠封装,但国内大多是以单个芯片封装为研究对象,对叠层CSP封装可靠性的研究却很少。本文采用ANSYS有限元分析方法模拟三层芯片叠层封装工艺流程,分析封装失效机理,通过有限元法预测焊点热循环寿命,并在此基础上对叠层封装进行优化设计,以提高叠层封装可靠性。因此,本研究内容具有重要的理论意义和实际应用前景。本文首先根据封装固化工艺设计三个三维实体模型,通过ANSYS有限元软件模拟分析高温过程三步主要固化工艺,结果表明,在三步主要固化工艺中,最大应力都出现在最底层芯片连接处,底层芯片首先出现开裂和分层现象;比较上述三步固化工艺对叠层CSP封装可靠性的影响,发现第二步固化工艺后,芯片所受应力最大,芯片开裂几率最高,分层现象最明显。基于统一性Anand本构方程,采用非线性有限元方法分析复合SnPb钎料焊点在热循环条件下的应力应变特性,模拟结果显示:高应力和应变区域集中在内侧焊点的角部,这些高应力区域将是裂纹萌生的可能位置。基于上述复合SnPb钎料焊点的应力应变分布的分析,以能量法进行热循环寿命评估,在热循环条件(-55℃～125℃)下,63Sn37Pb钎料焊点热疲劳寿命为685周左右;焊点钎料量相同时,随比值R/r减小,焊点热循环寿命增加,并且随焊点间隙增大,焊点热循环寿命变大。本文采用有限元方法分析SCSP器件的设计参数对封装热应力的影响。模拟结果表明:掺入一定量Cu、Bi或In等金属,无铅材料SnAg系列焊点的可靠性达到SnPb钎料的水平,可以代替含铅材料;芯片所受应力与芯片厚度成反比,底层芯片厚度变化是影响封装体可靠性的主要因素;随着芯片层数增大,芯片所受应力相应增大,当芯片层数超过四层后,随着层数的增加,底层芯片上应力趋于恒定值。