ΣΔ ADC由模拟调制器和数字抽取滤波器组成,被广泛应用于生物医疗电子等高精度应用场合。其中的模拟调制器决定了整个ADC的转换精度,虽然数字滤波器也会影响ΣΔADC精度,但更为重要的是它在整个ADC中占据较大的面积,决定了整个ADC的面积、功耗和成本,因此需要研究数字滤波器的实现技术,在满足ADC转换精度的前提下,尽可能降低数字滤波器的面积和功耗。本文基于3阶单比特单环前馈离散时间调制器,对其中的数字抽取滤波器的各种实现方案进行了研究、设计及仿真。其中第一种升幅FIR做补偿滤波器的三级级联实现方案,采用4级递归结构级联积分梳状滤波器实现64倍降采样、58阶升幅FIR滤波器实现通带补偿、72阶半带滤波器实现2倍降采样和阻带抑制,输出有效位数为19.30bits,具有较好的转换精度,但总体仍需消耗较多的乘法器资源。论文提出的第二种内插二阶多项式做补偿滤波器的四级级联的实现方案,通过调整内插二阶多项式滤波器的通带补偿因子即可实现不同程度的通带补偿,补偿之后的通带纹波为0.0009762d B,且可以通过设置此滤波器的内插因子与级联积分梳状滤波器降采样倍数相同来降低硬件实现的资源消耗;最后再级联12阶半带滤波器和72阶半带滤波器分别实现2倍降采样和阻带抑制,输出有效位数为19.11bits,相对于升幅FIR滤波器做补偿滤波器的设计方案,其输出有效位数变化不大,但内插二阶多项式滤波器只有一个乘法操作,整体面积和功耗更低。接着实现内插二阶多项式滤波器做补偿滤波器方案的RTL代码时对两级半带滤波器结构做多相分解和支路对称化,并对滤波器系数做CSD编码,降低滤波器的面积和功耗,利用MATLAB处理滤波后的数据实现RTL代码的功能性验证。在TSMC 130nm工艺下,对滤波器做逻辑综合,并用多周期路径等命令约束其时序,完成形式验证和布局布线后得到了最终版图。最终本文所选方案满足256倍降采样,0.01d B通带波纹,120d B阻带衰减的性能指标,输出有效位数为19.11bits,版图面积为5.5mm~2。