运算放大器是模拟集成电路中最常见的基本电路单元，它被广泛的应用于各类电路系统之中。运算放大器的精度高低往往制约着电路系统的整体精度高低。近些年来，伴随电子、通讯、计算机网络的的发展，电路系统的精度需求日益上升，对运算放大器性能的要求也更为严苛。正因如此，具有微小信号放大能力的高性能运算放大器正在逐步成为人们不断探索的研究热点。　　本文在对国内外各种高精度 CMOS运算放大器做了充分研究的基础上，设计了一款基于自调零技术的轨对轨输出CMOS运算放大器芯片XD1687。芯片采用自调零架构进行整体设计。相较于传统类型的运算放大器，本设计能够通过进行周期性的自矫正来抵消放大器的失调电压与失调电压漂移，实现高精度放大。一个完整的自调零周期包含采样阶段、保持阶段、放大阶段三个相继连续的工作阶段。在采样阶段，运算放大器对自身失调电压进行采样存储，以减小失调电压。保持阶段相对来说是一个缓冲阶段，以减少运算放大器输出端的电压扰动。在放大阶段，运算放大器以四级放大器级联的形式进行高增益放大，以进一步减少放大器的失调电压。芯片内部设计有一个中心频率为15kHz的压控振荡器。通过对振荡器产生的时钟信号进行分频，可以产生3组频率为7.5kHz的不交迭的时钟信号。这三组时钟信号分别作用于内部开关管，控制运算放大器各工作阶段间的切换。通过采用具有两组 PMOS差分输入对管的折叠式放大器作为输入级，实现失调电压的采样及存储。本文设计了一种恒跨导轨对轨输出级电路，保证了运算放大器能达到轨对轨的输出摆幅，且能够在不同的负载电流下均能保持良好的频率特性。针对放大阶段芯片的多级补偿问题，本文设计出一种多路径嵌套密勒补偿架构，该架构能够以较低的功耗保证芯片的闭环稳定性。　　芯片XD1687采用0.35μm BCD工艺对运算放大器进行整体的电路设计，并通过Cadence IC5141软件作出了仿真验证。结果表明，在6V的电源电压、以10kΩ电阻、35pF电容为负载的条件下，芯片XD1687最大输入失调电压为15μV，开环增益达到140dB，共模抑制比达125dB，电源抑制比达到110dB，增益带宽积为3MHz，相位裕度为60°，压摆率为2.5V/μs，建立时间为5μs。