论文部分内容阅读
近年来,半导体技术得到了快速地发展,CMOS工艺尺寸不断缩减,使得受辐射影响的集成电路设备的可靠性面临更加严峻地挑战。此外,随着电路供电电压以及节点电容的降低,作为集成电路的一重要组成部分,存储器对单粒子效应(Single Event Effects,SEE)的敏感性越来越高。因此,对于存储器的抗辐射研究变得尤为重要。本文通过对现有静态随机存储器(Static Random Access Memory,SRAM)设计加固单元的分析,基于传统的DICE(the dual interlocked storage cell)结构进行改进,提出了一种抗辐射增强型的DICE(Radiation Hardened Enhanced DICE,RHED)SRAM单元结构。与DICE单元相比,RHED单元不仅提高了电路对单粒子事件多节点翻转(Single-Event Multiple-Node Upsets,SEMNUs)的免疫能力,还极大地提高了电路的保持静态噪声容限(Hold Static Noise Margin,HSNM)。除此之外,RHED单元的写裕度(Write Margin,WM)和功耗也得到了改善。在SNMIC 65nm CMOS工艺下,利用HSPICE进行电路性能仿真,仿真结果显示,相比DICE单元,RHED单元的动态功耗和静态功耗分别降低了38.6%和1 8.4%,WM提高了33%,尤其HSNM提高了371%。在抗辐射性能方面,首先利用双指数电流源分析RHED单元内部各节点对对单粒子效应的敏感性,分析结果很好地指导了单元的版图布局。通过电路结构的改进以及合理的版图设计,提出的RHED单元的抗辐射性能得到显著地提高。利用Sentaurus TCAD仿真软件进行抗辐射性能的仿真与验证,仿真的结果显示,当入射粒子的线性传输能量(Linear Energy Transfer,LET)达到60MeV-cm2/mg时,同时入射粒子来自不同方向和角度,RHED单元存储的数据可以保持不变。而在相同的仿真设置以及相似的版图布局下,DICE单元的翻转阈值仅为1MeV-cm2/mg。由此可见,RHED单元在抗辐射性能方面也有较明显地提高。