锁相环的设计是现代集成电路设计中的重要课题,在射频无线通信、高速有线通信、光纤通信以及高性能数字电路等领域中都占有重要地位。在任何无线接收发射器中都可以找到锁相环电路的身影。从锁相环问世到现在,该技术广泛应用在通信、雷达、电子对抗、遥控、广播电视等领域,此外,锁相技术还应用在电力、水文地质、自动化生产、机械加工等工业生产领域。锁相环主要由四部分组成,分别是鉴相器(PD),环路滤波器(LPF)、压控振荡器(VCO)、分频器(FD)。它是一种自动调节系统,检测两信号的相位差,可以用于频率合成、时钟恢复以及时钟产生等。在设计中,鉴相器为一种采样鉴相器,振荡器是由三级反相延时单元组成的环形振荡器,用无源二阶低通滤波器作为环路滤波器。采用Cadence软件来设计各部分电路,进行前仿真,完成版图设计。通过设计规则检测(DRC)、版图和电路比较(LVS)及寄生参数提取(RCX),进行后仿真,最后比较前后仿真的结果,对电路作出相应改进,得到满意的结果,完成锁相环电路的设计。在本文中,锁相环采用SMIC0.18μm CMOS混合信号工艺库设计各部分电路的原理图及版图,工作电压为1.8V。仿真的结果表明该锁相环的功耗约为30mW, VCO的输出频率约为0.8GHz-1.2GHz,在1GHz处的锁定时间约为12μs。