随着科学技术的快速发展，集成电路的规模越来越大，同时集成器件的体积越来越小。目前传统的CMOS技术即将达到其物理极限，新型器件的开发需求越发渴望。忆阻器，作为继电阻、电感、电容后的第四种基本元器件，其纳米级、非易失、低功耗等特性，使得其成为技术革新的一个突破点。　　本文主要工作是在忆阻器上进行基础逻辑电路设计。首先，基于忆阻器的实质蕴涵，目前其研究十分的火热，但存在一个限制条件——在输入状态都是极大值的情况下，其运算结果无法达到极小值。本文用数学理论论证了这一限制条件，同时分析了这一限制条件所产生的不良影响，并提出了新型逻辑关系电路——非实质蕴涵，弥补了基于忆阻器实质蕴涵所存在的限制条件；其次，基于忆阻器的一步或门逻辑关系，其无法很好地实现与实质蕴涵、一步与门联合使用，本文提出了新型一步或门逻辑关系，能够很好地与实质蕴涵、一步与门进行联合使用，电压的改变量由原来的三个优化到两个，同时新型一步或门能更好地推广到大规模的程度；最后，利用所提出的基础逻辑关系，设计出与门、或门、非门、异或门等，并在这个基础上，从电压种类最优和时序步骤最优两个角度设计了两款全加器，并进行了相关比较。　　本论文主要通过数学理论分析，仿真验证，优缺点对比等方法来说明论文所设计电路的可行性和准确性，及其优势。本文的研究成果完善了忆阻逻辑电路体系，为忆阻存储器的直接操作体系做了一些基础性研究。