在信息时代飞速发展的今天,对模数转换器的需求越来越大,高速、高精度、低功耗的模数转换器的设计难度也越来越大,而时间交织技术为实现高性能的目标提供了可行的方案。然而,不可避免的通道间失配极大地降低了模数转换器整体的性能,特别是通道间采样时间失配,由于其复杂的特性,已经成为学术界和工业界研究的热点。本文针对通道间采样时间失配,对时间交织模数转换器(Time Interleaved Analog to Digital Converter, TIADC)的影响做了深入的研究和讨论,并从失配估计和失配补偿两个方面,分析了现有的典型校正算法的优缺点。在借鉴前期研究成果的同时,提出了一种新型的,具有全数字后台的,可扩展通道数的,宽频带特点的校正算法,即基于极小值函数和数字延迟线的采样时间失配校正算法。失配估计以构建关于通道间采样时间失配的极小值函数为思想,将构造得到的函数值收敛到极小值点,也就是无通道间采样时间失配的状态,实现了失配的估计。而失配补偿则在传统的数字延迟线技术的基础上,对关键模块小数延时滤波器进行修正,引入吉尔伯特变换和修调因子的方式,使其将补偿频率的范围由原来的第一奈奎斯特区扩展到任意奈奎斯特区。本文根据算法思想,搭建了 MATLAB行为级模型,用Verilog语言完成了 RTL级描述,并最终通过后端实现,得到了后仿网表,通过与12位1.2GSPS四通道交织的TIADC的MATLAB模型进行混仿验证。仿真结果表明,经过本文提出的算法进行校正后,当输入信号为36.32MHz时,ENOB从9.51位提高到了 11.81位,而当输入信号频率为2.356GHz时,ENOB从3.51位提高到了 11.42位。