本论文首先介绍了FPGA中的粗粒式和细粒式两类存储器资源，并列举了市场上主要的FPGA厂商发展过程中部分代表性产品，对这些芯片中存储器资源的电路结构、存储容量、阵列分布情况进行汇总和比较，总结了市场上FPGA中嵌入式存储器的一些普遍性特点。　　 在调研的基础上，本论文设计了一款基于0.13um CMOS工艺的FPGA芯片中嵌入式存储器模块。它具有灵活的可以配置特性：总容量为18Kb;完全独立的双端口结构；可以在FPGA编程阶段对存储内容进行初始化；每个端口支持6种数据组织形式(16Kx1、8Kx2、4Kx4、2Kx9、1Kx18、512x36)，支持校验位，并且可用双端口实现一个256x72的单端口；每个端口支持三种数据写入模式，可以用于流水线操作；每个输出可以独立被预置;控制信号的极性可以进行选择。　　 我们采用结构化和层次化的方法，完成了上述嵌入式可配置存储器模块的电路设计。重点创造性地设计了特殊的预充电电路、字线/位线选择器、输入/输出选择器阵列和总线选择电路，另外还完成了配置层电路和局部互连电路。为了提高仿真效率，搭建了Verilog测试平台，采用行为级和晶体管级协同仿真的方式对全电路进行验证。仿真结果显示我们的电路的设计满足指标要求，也有较好的性能。　　 版图设计分两步完成。首先用全定制的方法完成存储器模块的核心模块的版图，然后采用自动布局布线工具将核心模块的每个信号引线到特定的位置。采用Calibre对版图进行DRC、LVS验证和寄生参数的提取，并对部分关键时序电路进行了后仿真。