随着集成电路工艺和设计技术的飞速进步，电子设计自动化技术的不断提高，微处理器，数字信号处理器等有了惊人的发展，性能迅速提高。要达到高性能，它们的浮点处理能力也是一个重要的方面。 近年来，浮点数在高精度数字计算中被普遍使用，并随着数字信号处理器和图像加速器等精度，实时性要求高的需求增长，浮点算术运算成为微处理器，数字信号处理器，图像加速器最基本的指令。加法在算术运算中是使用频率最高的，其次就是乘法，除法等。这些运算操作的速度通常会直接影响到计算机的性能。在本论文中我试着提出一些方法来提高浮点运算单元的效率。 部分冗余数格式被用作浮点运算操作的中间运算格式。冗余数系统是基于有符号数位的，能实现“无进位”加法运算来提高性能。只有当操作数被写入存储器中时才将本文提出的这种中间格式转换成标准的IEEE格式。 本文首先介绍课题的背景及发展状况，其次简单介绍了IEEE754标准下的常用的加法器，乘法器，除法器的算法及实现，在此基础上提出了采用本文提出的数据格式来实现的加法器，乘法器，除法器。其中一些相关的算法，算法实现，舍入等细节和问题也会在本文中。 本文提出的冗余数系统能有效地提高双精度和更长位宽的操作数运算的速度，并且符合IEEE754浮点数标准的舍入模式。