微电子技术是当今发展最快的技术领域之一。随着集成电路设计及工艺技术的发展，电路的规模和复杂度日益增大，芯片故障的测试日趋困难，对电路的测试也提出了更高的要求，从而推动了测试生成算法的研究。传统的测试生成算法已不能满足要求，因此集成电路测试研究的重点主要集中于研究新的更加有效的测试生成算法和电路可测性设计技术。本论文主要研究数字集成电路中组合电路的多故障测试生成算法和可测性设计技术，以提高算法的故障覆盖率、减少测试生成时间及减少测试矢量的产生和施加为研究目标，主要研究了以下内容：在深入研究了二值神经网络模型基础上，建立了三值神经网络模型，并将三值神经网络成功应用于组合电路测试生成算法中。通过构建被测电路的约束网络，采用遗传算法并使用本文提出的适应度函数，求出约束网络对应能量函数的最小值点。通过编程仿真，在基准电路上得到故障的测试矢量。给出了三值模型与二值模型测试的比较结果。用三值神经网络表示数字电路，可以减小搜索空间，避免很多不必要的赋值，因此可以在保证具有较高故障覆盖率的情况下，减少测试生成时间，提高算法的测试生成效率。研究了基于布尔差分的组合电路测试生成算法。针对布尔差分算法需要进行大量的异或运算，特别是求解多故障测试矢量时，求解高阶布尔差分更加繁琐的问题，提出了将组合电路多故障转换成单固定故障或双固定故障后，采用具有约束条件的一阶、二阶布尔差分简化法的方法，可不用异或运算，而是通过求解恒等式及约束条件来得到完全测试集，避免了大量的布尔差分运算。在EST(equivalent state hashing)算法的基础上，利用E-前沿的控制关系，对基于搜索状态控制的组合电路测试生成算法进行了研究，通过实例证明了该算法可以更有效的减小搜索空间；通过仿真验证了所求测试矢量的正确性。症候群测试不需要产生测试矢量，因此对电路的症候群测试进行了深入研究。针对传统的症候群可测性判定条件需要写出电路的逻辑表达式，对于大规模集成电路，按照传统的方式很难进行判断，本文推导出了一元症候群和二元症候群可测性判定条件的新形式，并由此推出了多元症候群的判定条件。利用该判定条件，既可直接进行多元症候群判定，不必写出电路的逻辑表达式，又可保证症候群可测。研究了基于Reed-Muller模式的组合电路的可测性。针对组合电路产生测试矢量开销大的问题，对Reed-Muller模式的组合电路进行了研究。该方法采用通用型测试集测试的电路结构或模块进行电路设计。用此种方法不但可以方便的检测出电路的单固定型故障，而且可以确定单故障的具体位置，对于双故障以及多故障也可用此方法检测出来。为了减少测试矢量，有必要对电路中的故障加以分析，寻找各类故障之间的关系，以求压缩测试矢量。本文提出了一种将并行故障仿真与布尔约简法相结合来确定测试矢量最小测试集的方法。该方法通过编制软件程序进行并行故障仿真，利用并行故障仿真结果确定出故障点和测试矢量的对应关系，然后即可根据布尔约简法求出测试矢量的最小测试集。