随着MOS集成电路的集成度不断提高，器件特征尺寸的不断缩小，MOS器件中的短沟道效应、DIBL效应等二级物理效应日益严重，MOS器件按比例缩小已经面临着诸多挑战和困难。同时电子产品正在向着小型化和便携化方向发展，这对MOS集成电路的低功耗应用提出了更高的要求。虽然MOS器件的速度在不断提高，但同时其泄漏电流也不断增大，为了获得优异的器件性能，降低泄漏电流和功耗，在CMOS工艺中普遍采用了沟道工程，而局部非均匀掺杂的Halo结构是其中比较常用的改善MOS器件性能的器件结构。研究表明，合理的Halo区掺杂分布能够极大地改善小尺寸器件的性能，有效地抑制短沟道效应和DIBL效应，降低泄漏电流，适合于低功耗应用。 目前MOS器件的特征尺寸已进入纳米尺度，各种工艺条件都需要重新优化，便于与当前的主流CMOS工艺集成。因此，从工艺的角度利用Halo掺杂，调整形成Halo结构的工艺参数，达到提高MOS器件性能的目的是工艺开发的重点。本论文正是从100nm以下尺寸的工艺应用出发，研究Halo注入角度、能量和剂量等参数的调整对MOS器件性能的影响，并进行了工艺优化。 首先，本论文通过ISETCAD的DIOS和DESSIS模拟工具，对纳米尺度MOS器件形成Halo结构所需采用的工艺参数如注入角度、能量和剂量等进行了模拟，讨论这些工艺参数对器件性能的影响，并优化了这些工艺参数。随后，实验对比不同Halo注入条件下的MOS器件的性能，分析了Halo工艺条件对小尺寸器件的短沟道效应、DIBL效应和开关性能的影响，针对超深亚微米MOS工艺，提出了Halo掺杂参数的可行性方案。此外，本论文还结合研发的用于实现Halo结构的大角度离子注入机情况，检测和分析了该注入机的注入金属污染、注入均匀性和重复性、注入分布等，根据检测结果对注入机的工艺实现参数进行调整，较好地完成了注入机参数的校正，为Halo掺杂注入和纳米尺度MOS器件的研究和工艺流片奠定了基础。