本文在详细分析SOPC技术与DDS原理的基础上,提出了基于SOPC的可重构DDS信号发生器的设计思想和总体方案。以Altera公司Cyclone系列FPGA EP1C6Q240为硬件核心,并结合存储器电路、高速D/A电路、LED与LCD电路、键盘电路、JTAG配置电路、电源电路、模拟滤波及放大电路等进行了系统硬件电路的设计。利用DSPBuilder设计和构建了各种常规波形和专用波形的电路模型,并进行了大量的仿真和测试。利用SOPC Builder创建和配置了NiosⅡ软核处理器及其外设,以NiosⅡIDE为软件开发平台,用C语言编程,设计并实现了基于FPGA的可重构DDS信号发生器。经系统测试达到了预期的各项功能和指标要求,具有功能强、易操作、低成本的优点,能够满足各类实验室的广泛需要。