当前芯片系统对互连带宽的要求越来越高,互连带宽已经成为制约系统性能的瓶颈。基于硅中介层的互连方式可以大大提高芯片之间的互连带宽,但在高速互连中的信号完整性问题也日益严重。本文研究硅中介层中高速互连的信号完整性问题,主要完成以下主要工作。首先,为了降低互连线中的串扰噪声,提出了一种基于交叉设计的差分互连结构,该结构可以有效抑制传输信道中的串扰。其次,为了提高交叉设计的抗串扰性能,提出四个可以优化互连线性能的方向,通过优化交叉数目、交叉点位置、互连线横截面积和互连线耦合度等,实现抗串扰性能的进一步提升。最后,为了验证本文提出的抗串扰设计方法,通过电磁场仿真工具搭建仿真平台,对于长为3mm的硅中介层互连线,采用本文提出的交叉设计方法,与普通差分线相比,其远端串扰噪声在10GHz和20GHz频率时分别可以减少31.8dB和15.0dB。在优化交叉数目和交叉点位置后,远端串扰噪声在10GHz和20GHz频率时分别可以进一步减少10.0dB和9.4dB。为了研究本文提出的互连线结构与收发电路一起工作时的性能问题,本文根据交叉互连线的信道特性,对收发电路中的CTLE进行建模,并联合DFE对信道作均衡补偿处理,进一步消除互连中的码间串扰,时域仿真结果表明本文提出的交叉互连设计方法具有更加显著的串扰抑制能力。当信号速率为20Gbps,接收端电压摆幅为0.33V时,交叉互连线眼图的眼高为0.301V,比单端线和普通差分线分别高0.149V和0.072V;而交叉互连线眼宽为46.75ps,比单端线和普通差分线分别长10ps和4.7ps。频域和时域仿真结果表明,本文提出的互连线抗串扰设计方法可以改善硅中介层中高速互连性能,有望应用到硅中介层中的高速设计中去。