多核技术的出现使得微处理器的性能持续提高,此时处理器与存储器间的速度差异问题成为限制处理器性能发挥的一个主要因素。本文针对一种面向高密度计算的异构多核SoC系统,提出了一种层次化的共享二级存储结构(L2-Cache),以缓解系统数据处理速度与外部存储间的速度差异。所设计的层次化存储结构提供对象数据缓存功能,利用计数替换策略,减少二级存储污染,提高有效数据命中率;在计算时间间隙实现数据准确预读取和L2-主存同步操作,增加有效存储带宽。最终测试结果表明,采用层次化存储结构的设计兼顾了不同访存比应用的数据访存特性,平均访存性能提高31.1%,不同规模的矩阵运算最高获得1.573的加速比,整体任务计算时间平均减少了 27.8%。本文主要工作如下:1、本文基于对多核系统的分析,提出一种适应系统的缓存结构,命名为共享二级存储(L2)的Cache结构,在Cache的映射方法、替换算法、数据预取三个方面进行了优化。该结构充分发挥了多核系统的优势,利用计算时间间隙实现数据预取和L2-主存同步操作,提高L2命中率,减少数据访存需要的片外存储带宽,提高了系统运算性能。2、对上述设计结构进行硬件设计,首先介绍设计的整体架构,分出不同的模块架构,然后详细介绍各关键模块的设计功能、工作原理、硬件设计、工作流程等。设计主要包括控制通路和数据通路,控制通路根据多核系统发过来的存储控制命令和数据请求,计算读/写地址和预取地址,判断命中与否,以此对请求数据类型分类,最后按照优先级并行或串行下发任务信息,交给数据通路执行任务。3、将设计集成到HMCS多核系统中,加载计算访存比不同的任务,验证设计的功能和性能,讨论缓存结构对于任务执行周期数和数据传输并行度的影响。