现今，3G已经在全球范围内得到了广泛应用，但是随着技术的革新，它并不能满足人们对通信系统性能的需求。为此，3GPP在多年技术储备及研究的基础上，提出了LTE系统，并且进一步演进为LTE-A，其性能远超过了ITU定义的4G系统的性能要求。因此，LTE-A已经被确定为下一代移动通信系统的标准，并且得到了世界各大电信设备商的广泛支持。根据LTE-A的标准协议，其物理层链路的数据信道中，采用了性能优越的Turbo码作为其信道编码方案，从而保证了数据的可靠传输。但是，由于Turbo译码过程较为复杂，硬件实现时将带来巨大的系统延时，因此为了满足LTE-A系统高数据速率传输的要求，必须对Turbo译码进行改良并且在必要时采用并行译码的方式。本文首先对Turbo编码进行了研究，特别是它在LTE-A中的编码方式。在此基础上，设计了一种易于在FPGA中实现的编码架构。最终实现的结果表明，本文的设计能够进行正确编码，并且完全支持LTE-A中Turbo码要求的所有编码长度。与此同时，本文的设计占用了较少的硬件资源，并且具有很高的时钟频率。针对Turbo译码，本文研究了现有的几种译码算法，主要包括MAP类算法和SOVA类算法，并且仿真比较了MAP算法中的LOG-MAP算法和Max-LOG-MAP算法。相比于LOG-MAP算法，Max-LOG-MAP算法的性能略微有所下降，但是它具有计算复杂度低的优点，所以本文在Turbo译码器的设计与实现中采用了Max-LOG-MAP算法。对于Turbo译码的并行化处理，本文研究了现有的并行方法，着重对算法级的分块并行方式进行了阐述。通过MATLAB仿真，验证了不同并行度下Max-LOG-MAP算法的译码性能。并且在Turbo译码器总体架构以及主要模块的设计中，采用了8并行度的译码结构。最终在Xilinx Kintex-7xc7k325t中实现的结果表明，本文的设计能够获得较好的译码性能，同时将占用的硬件资源控制在合理的范围内。