功率MOSFET(Metal Oxide Semiconductor Filed-effect Transistor)具有开关速度快、输入阻抗高、热稳定性好等优良性能,在电源管理等智能功率集成电路方面备受关注。现今新能源汽车、工业自动化、物联网设备等终端市场对功率MOSFET器件的性能要求也越来越高。屏蔽栅SG VDMOS(Shield-gate Vertical Double-diffused Metal Oxide Semiconductor)器件中的分离栅电极有以下两个作用,一方面作为体内多晶场板辅助耗尽漂移区从而优化器件漂移区电场分布,另一方面减小栅电极和漏电极之间的交叠面积以降低栅漏电容,因此该类器件兼具低比导通电阻和低栅电荷的优点。国内外研究人员在该类器件的工作特点、实现工艺、新结构等多方面进行了深入研究,但迄今为止仍然没有完善的模型能够将击穿电压、比导通电阻和栅电荷这三个最重要的参数相结合,也没有完整的理论用于指导如何对该类器件进行设计。本课题主要创新点、主要工作内容和主要结论如下:其一,本课题建立了屏蔽栅VDMOS器件的最低优值FOM(Figure of Merit)模型,此模型可用于指导该类器件在给定工艺条件下的最低优值设计。具体包括以下三点:第一,将屏蔽栅SG VDMOS抽象为具有体内场板的小尺寸纵向器件,针对该类器件的关态电场分布进行研究,在新的边界条件下得到该类器件的漂移区电场表达式,表达式能够与仿真结果很好的拟合;第二,基于所得到的漂移区电场分布表达式,结合实际工艺制造过程所存在的容差问题提出新的体内场优化判据,并借助数学工具得到器件的漂移区优化浓度表达式;第三,提出本征栅电荷Q_I(the Intrinsic Gate Charge)概念,可将复杂的SG VDMOS器件电容转化为对器件尺寸的研究,在无需关注器件栅电荷具体值的前提下研究器件的优值FOM变化规律,基于所提出的本征栅电荷Q_I,可以得到器件优值FOM的表达式以及与器件FOM变化规律完全一致的优化函数f表达式,利用优化函数f和数学软件即获得最低FOM的漂移区硅层宽度W_s设计公式;其二,基于所建立的最低优值FOM模型,本课题还提出了两种方法对器件进行优化,包括设置多层外延层优化漂移区电场分布来提高击穿电压和在沟道与漂移区交界处设置Nbuffer层来降低比导通电阻,仿真结果显示两种方法效果良好。其三,本课题基于所提出的最低优值FOM模型实现了SG VDMOS器件的最低优值FOM设计,利用最低优值FOM模型所提出的硅层宽度和漂移区浓度的两个设计公式在给定的工艺条件下获得最优硅层宽度和及对应的最优漂移区浓度。所制得的击穿电压35 V的SG VDMOS器件比导通电阻为4.4 mΩ?mm~2,低于传统一维“硅极限”28.6%,其栅漏电荷仅为11.2 nC。