锁相环是一种负反馈控制系统，它能够有效跟踪输入信号相位。在通信、无线电电子学、自动化、电力系统等领域，锁相环得到了普遍的应用，它已成为各类电子系统中一个重要的组成部分。由于全数字锁相环（ADPLL）消除了模拟锁相环中压控振荡器（VCO）的非线性，鉴相器（PD）不精确，部件易饱和以及高阶环不稳定等特点，而其本身又具有参数稳定、可靠性高、易于集成的特点，因此，ADPLL得到了越来越多的应用。本文在深入研究各种类型的锁相环的相关原理和结构的基础上，首先，对基于比例积分（PI）控制的全数字锁相环的控制规律进行了研究。然后，针对传统全数字锁相环存在着锁频范围较窄、环路控制参数和自由振荡频率不能在线调节等问题，提出了一种基于自适应比例积分控制的全数字锁相环。当输入信号的频率在小范围内变化时，数字锁相环主要根据相位误差大小对环路的参数进行动态调节，实现对输入信号相位的锁定。当输入信号在较大的频率范围内发生变化时，自适应控制器能够根据输入信号频率的变化自动调节环路的比例积分参数和自由振荡频率，实现环路的快速锁定，既提高了锁相速度，又扩大了环路的锁频范围。最后，在QuartusII软件环境下，使用VHDL语言编程,采用自顶向下的模块化设计思路对整个全数字锁相环系统进行了电路设计，进行了综合编译和仿真，比较分析了该系统在不同控制参数作用下的性能，并将程序代码下载到FPGA中进行硬件测试。系统仿真与实验结果表明：采用比例积分与自适应复合控制方式的锁相环，可随输入信号频率的变化实时调节环路的控制参数和自由振荡频率。当系统时钟为1.25MHz时，该锁相环锁定时间最长小于8个输入信号周期，锁频范围为1.25-5kHz,且具有电路结构简单和易于集成的特点。