在数字信号处理中,FIR滤波器具有稳定性和线性相位的特点,相比IIR滤波器在工程实践中的应用更为广泛。而FPGA的可编程性和并行性使其兼顾实时性和灵活性,便于设计和维护,是当前信号处理的主要实现平台。所以,研究基于FPGA的FIR滤波器的实现具有重要意义。本文首先详细介绍了FIR滤波器的基本原理。由于滤波器的性能不仅与设计方法有关,还与滤波器的结构及硬件实现方式有关。所以,在详细介绍了FIR滤波器三种常见的设计方法之后,深入论述了FIR滤波器常见的几种结构。其中,分布式结构充分利用查找表资源,节省了硬件乘法器,而且易于实现流水操作,便于在速度和资源上进行权衡,是实现FIR滤波器的一种重要结构。故本文选择分布式结构滤波器的FPGA实现问题进行详细研究。在分布式结构中,查找表的大小随滤波器阶数以指数形式增长,导致存储资源使用过多。为了提高分布式结构的性能,研究了三种减少资源占用的优化方法。然而,分布式结构滤波器在FPGA逻辑单元上的映射方式不同也影响着滤波器的性能。故下文重点探讨了分布式结构中延迟模块、加法模块以及存储模块在FPGA上的实现方式。继而,结合具体的项目需求,提出了一种优化的分布式方案。最后,在XC7K325T FPGA上对以上的论述和优化的分布式方案的性能进行验证,得到两个重要结论:对于一个31阶的滤波器,预相加之后,将16个有效滤波器系数以6、5、5的方式进行分组时,占用的资源最少;而且,使用这种查找表分割方式的优化方案比IP核实现的分布式结构占用的Slices资源减少了44%,最大工作频率提高了54%,性能显著提升。