半导体制造技术的持续发展,使得如今的纳米尺寸集成电路中晶体管尺寸、供电电压和关键电荷持续减小,由于集成电路已广泛应用于生产生活中,因此对由空间辐射效应引发的集成电路可靠性问题提出严峻的挑战。纳米尺度下,芯片规模指数级增长,晶体管对中子和高能粒子辐射更加敏感,芯片遭受软错误影响的机率也大幅提高,高能粒子入射可能同时影响两个或多个物理相连的节点,产生单粒子多瞬态(single event multiple transients, SEMT),由SEMT导致的电路失效也变得愈发不可忽视,软错误已成为导致集成电路失效的重要原因之一。为了有效评估辐照环境中不同电路对软错误的敏感程度,本文针对纳米工艺集成电路的软错误率分析技术进行研究,基于概率计算方法,提出一种考虑SEMT的数字电路软错误率评估方法,能够有效指导集成电路容错设计,降低集成电路设计成本。主要研究内容与创新点如下：1、详细介绍了软错误的相关概念、电路可靠性影响因素与本文研究成果。并对软错误的产生原理、传播特性以及不同的计算方法进行了详尽地分析。重点阐述了考虑SET或SEMT的数字电路软错误率评估技术,并分析了各方法的优缺点。深入学习了位于逻辑门级的集成电路中软错误的产生与传播特性。在现有的软错误率评估技术基础上,实现了一种考虑SEMT的数字电路软错误率评估方法。2、针对基于输入向量的电路软错误率评估方法存在向量空间不完备,评估速度较慢的问题,实现一种基于概率的数字电路软错误率评估模型。使用“四值逻辑”与信号概率对SEMT脉冲的产生与传播过程进行精确的建模,有效地减少了计算复杂度,提高了软错误率(soft error rate, SER)评估速度。3、面对集成电路在生产生活中的广泛应用性,集成电路的可靠性问题已变得愈加不容忽视。为了有效评估集成电路的软错误率,提出一种精确的考虑SEMT的数字电路软错误率计算方法。该方法通过解析电路门级网表提取产生SEMT故障的位置对；使用双指数电流源模型模拟粒子轰击电路的过程进行故障注入,利用提出的SEMT脉冲复合模型对SEMT脉冲进行复合以转变为复合的SET脉冲,并将该复合脉冲继续向下游传播；在脉冲的传播过程中,使用SEMT脉冲屏蔽模型对脉冲在数据通路上传播过程中受到的逻辑屏蔽、电气屏蔽与时窗屏蔽效应进行评估,当脉冲最终传播至电路输出端时使用提出的SER计算方法评估电路总体软错误率。实验结果表明,与同类方法相比,本文方法更为精确；与基于统计的蒙特卡罗方法相比,相对误差仅为2%,因而能够有效地指导集成电路容错设计。