摘要:通用串行总线(USB)是当前主流的计算机外设接口的总线标准,具有支持低速、全速、高速三种传输速率,支持热插拔,使用方便等特性。USB硬件系统包括主机控制芯片、接口控制芯片和设备控制芯片三部分,设计实现各USB功能模块对Soe领域发展具有重要的现实意义。本文设计实现了USB2.0主机控制器的IP核,可应用于嵌入式主机和无线USB等领域。本文在分析USB1.x和USB2.0总线工作原理、通讯协议、数据传输模式和电源管理的基础上,提出了USB2.0主机控制器IP核模块划分,给出了系统结构图,详细介绍了各模块的设计,采用硬件描述语言Verilog HDL实现了AHB接口USB2.0主机控制器IP核,并针对各功能模块进行了仿真。然后详细讲述了如何搭建基于BFM的仿真测试平台以及编写不同测试实例对该IP核进行系统级的功能验证,结果表明该IP在功能上满足USB技术规范。在TSMC0.1 8um工艺下,完成了USB主机控制器的ASIC实现,包括综合与优化、时序分析、布局布线、时钟树生成等过程,并进行了后仿真。提交的芯片版图面积是40um~2,电路规模约为5万门,在120M时钟下,电路功耗约为22mW。