随着集成电路制造技术的快速发展,特征尺寸越来越小,片上集成度急剧增大。片上网络(NoC)技术因其在片上通讯上的优势逐渐成为是集成电路设计方法学中的热点领域。NoC是指以嵌入式系统为核心,以IP核复用技术为基础,将计算机网络技术及SoC技术应用到芯片上设计上,以满足超大规模集成电路设计对可扩展性、可重用性、设计效率、等方面的需求。NoC解决了传统基于总线SoC架构的瓶颈问题,采用分布式计算、存储策略。NoC中可以合理的配置各个网络节点所集成资源类型,如控制单元、存储单元、专用算法处理单元等,从而使整个计算系统高效合理地完成所需功能。NoC的应用范围极为广泛,主要有通信、游戏、服务器、等高性能计算和信号处理领域。在短短几十年的时间里,这些系统几经更新换代,发展极其迅速。随着数据量和吞吐率的急剧增大,在NoC中配备特定算法专用处理器,成为了提高系统性能的重要手段。本文介绍了一款基于片上网络的多核异构芯片及其FPGA原型系统,在该平台上完成了NCS算法的开发,并给出最终实验结果,包括FPGA资源使用情况、实际数据处理能力及最终成图质量。该系统在62.5MHz的工作频率下数据通过率达到3.65MSPS。在数字信号处理系统,如实时成像算法中,FFT/IFFT占了相当大的比重,而且数据密集型计算对大点数的FFT计算的呼声越来越高,本论文设计了一种混合基流水蝶算单元,针对大点数FFT计算可以有效地减少计算级数,从而减少运算量,同时又具有很好的灵活性,可支持32到4M点之间2n点FFT计算。并且对于超大点数FFT计算,配合与外部存储器DDR之间的乒乓访存,进行二维FFT计算。设计中采用基2/4/8混合算法,可以明显减少大点数FFT的运算量,较之基2的设计,256K点FFT运算量可以减少67%,完成256K点FFT计算用时798639周期,性能提高接近3倍。本文主要研究了NoC中的FFT加速器的设计,致力于设计面向大点数的高性能、低资源开销、更适合并行计算的的FFT专用处理单元,以应对未来的数字信号处理中大数据时代带来的新挑战。