随着数字处理终端的不断发展,各类电子产品对ADC（Analog-to-Digital Converter,模数转换器）的精度、速度、可靠性等性能要求逐代提升,传统单一架构ADC的性能难以满足当前需求。近年来,混合结构的ADC将不同架构的优点集于一体,提高了ADC的性能,成为了研究的热点。传统逐次逼近型模数转换器功能实现方法简单,功耗低,且版图占用面积小,但如果没有校准算法难以实现高精度（14 bit以上）。而Sigma-Delta ADC是一种高精度ADC,缺点是功耗大、速度慢。因此,将两者结合,通过选择适宜的过采样率和Sigma-Delta调制器（SDM）,用带宽的适量降低换取更高的ADC精度,最终可达到兼具两种类型ADC优点的目的。本文将Sigma-Delta ADC的噪声整形技术应用于SAR ADC,实现了一种NS SAR（Noise Shaping Successive-Approximation-Register,噪声整形逐次逼近型）ADC。相比于传统架构,本文提出的架构既有SAR ADC的高速和低功耗,又能够实现高精度。本文首先采用Bootstrap采样保持电路、比较器、同步时钟逻辑,完成全差分输入单调切换型12 bit SAR ADC,在此基础上将比较器改进为四输入,采用级联积分器前馈结构的环路滤波器和有源积分器构成的Sigma-Delta调制器来实现较好的噪声整形效果,实现14 bit NS SAR ADC。本文基于Cadence平台,采用SMIC 1P6M 0.18μm工艺对整体电路进行了仿真验证。仿真结果表明:在模拟电源电压为3.3V,数字电源电压为1.8V,采样速率2MS/s时,NS SAR ADC性能为ENOB=13.72 bit,SNR=82.36d B,SFDR=93.10d B。模拟电路部分功耗为1.68mW,数字电路部分功耗为0.95mW。