H.264/AVC是ITU和ISO最新的视频编码标准,与现有的视频编码标准相比,H.264/AVC视频编码器能在保持相同图像质量的情况下节省至少50%的码率。由于其良好的压缩效率和网络适应性,H.264/AVC已在视频电话,数字电视广播,视频流媒体服务,压缩视频存储等领域得到广泛的应用。相对之前的标准,H.264采用众多新技术,这些技术能够有效地提高编码器的压缩性能,但是也大大增加了运算复杂度。因此,如何降低运算复杂度,提高编码速度是实现实时编码器的关键。首先,本文阐述了视频压缩技术的发展情况、最新的H.264视频标准的结构与特点。讨论了H.264参考模型中的运动估计和模式选择的过程及特点,介绍了参考模型中的整像素穷尽运动匹配以及模式选择的算法。研究了视频序列中的时间与空间相关性,以及运动估计残差与宏块模式的关系,并提出了一种帧间宏块编码模式的快速选择算法。该算法利用运动估计的残差确定宏块模式,并利用子块残差与宏块残差的比值确定子块模式。给出了该算法以JM编码模型为基础,在PC平台上的实验结果。实验结果表明,本算法能够在不显著降低图像质量及增加码率的条件下,提高30%-50%的编码速度。其次,介绍了TMS320C6000 DSP硬件平台的结构,包括CPU硬件结构、通用寄存器组、功能单元与交叉通路,以及流水线的原理。介绍了TMS320C6000DSP特点及其软件开发、优化的方法。将H.264的编码模型T264移植到DSP上。利用软件流水、线性汇编等方法针对H.264编码器的多个耗时的运算模块进行优化。其中包括像素插值、帧内/帧间预测、整数DCT变换、量化等模块。然后,在CCS集成开发环境平台上,对优化结果进行了仿真。实验结果表明,经过了多个模块的优化,H.264编码器的运行速度大大提高。以600MHz为主频的DSP能够对QCIF格式的视频进行实时编码。最后,对本人在研究生阶段的学习作出了总结,并对未来的研究作出了展望。将DSP的缓存优化、H.264编码算法的FPGA实现,以及在通用CPU上利用SIMD指令集优化作为今后的研究方向。