论文部分内容阅读
随着对视频清晰度要求的不断提高,每一帧视频图像所包含的信息量急剧增加。虽然大容量的存储设备和高带宽的传输设备在一定程度上缓解了视频的存储和传输,但是视频存储和传输的需求与技术水平之间的缺口愈加明显。视频编码技术是对原始视频信息进行压缩编码,可以从根本上解决视频的存储和传输问题,视频编码标准需不断的更新换代以满足大信息量视频的压缩需求。可以说,视频编码技术的革新推动着整个消费电子行业的发展。HEVC(H.265)作为最新确立的视频编码标准,其压缩性能是上一代视频编码标准(H.264/AVC)的两倍左右,可有效地压缩高清或超高清视频。然而,目前的HEVC在实现既定的压缩目标的同时也带来了软硬件实现方面的复杂度的提高,从而降低了编码的效率,不能满足实时性的要求。本文以降低HEVC编码实现复杂度和提高编码效率为出发点,对HEVC编码器的若干模块进行了优化设计。本文的主要工作包含HEVC以下几个模块的研究与设计：(1)针对变换模块,提出了基于随机计算理论的HEVC整数离散余弦变换实现架构。HEVC采用定点整数变换技术,其直接实现会引入复杂的整数乘法和加法运算,而随机计算的理论可以将算术运算转化为逻辑运算,虽会引入少量计算误差,但可极大降低算术运算的复杂度。基于此,本文提出了随机计算理论的整数离散余弦变换方法,并针对计算误差问题进一步提出了高精度的改进结构。同时,本文实现了蝶形结构的整数DCT作为对比,仿真及FPGA实现结果表明提出的HEVC整数DCT结构的硬件资源消耗是蝶形结构DCT的50%以下,综合时钟频率是其2倍以上。(2)针对熵编码模块,提出了基于四级流水线算术编码结构的HEVC上下文自适应二进制算术编码(CAB AC)硬件架构。本文从分析HEVC熵编码技术的硬件实现关键点出发,提出了改善的流水线划分策略；并针对上下文模型存取的冲突问题提出了基于缓存的上下文模型读取与更新结构；以及针对编码区间下界的重整化和编码输出特点提出了优化的编码区间下界更新和字节输出结构。仿真和综合结果表明提出的HEVC熵编码硬件结构可以实现稳定的417Mbins/s的吞吐率,可满足4K视频实时编码。(3)针对帧内预测模块,提出了基于图像共生矩阵熵的快速编码单元(CU)决策算法。HEVCCU的划分采用非常耗时的基于率失真优化(RDO)技术的穷尽递归过程。本文分析了CU的最终划分规律,提出了基于共生矩阵的特征值的快速CU划分策略,相较于HEVC的测试模型(HM),编码时间减少26%左右,码率增加1%左右。