论文部分内容阅读
进入21世纪以来,计算机网络在全世界范围内得到迅猛发展,影响到人类生活的各个方面。人们在享受计算机网络带来的方便时,也面临着诸多问题,其中,信息安全问题是目前最突出的问题之一。在我国,信息安全的研究和实践起步相对较晚,与发达国家相比还有很大的差距,信息安全问题就更加突出。国家关键基础设备中不可能引进或采用别人的加密技术,只能自主研发。在我国,还没有成型的加解密芯片推出,因而生产具有自主知识产权的加解密芯片,对我国的信息安全有重大的意义。论文首先介绍了密码学方面的知识,分析了对称密码体制和非对称密码体制的优缺点,确定了采用RSA和AES两种加密算法来实现加密芯片,利用RSA算法实现数字签名和传递AES算法的密钥,利用AES算法进行大量数据加密处理。在此基础上,分别介绍了RSA和AES两种加密算法的各自的数学基础、整体结构和不同的实现方式,并对各自的实现方式进行比较和选择,确定了便于FPGA实现的实现方式,并对AES算法中S盒的实现进行了分析,最终确定利用采用双端口RAM来存储,其数量仅为50个。其次,分析了AES算法中唯一的非线性部件S盒的构造原理、代数表达式、迭代输出周期和仿射变换性质,指出现存S盒存在的缺陷,提出了改进方案：对字节做一次仿射变换后再求逆元,然后再做一次仿射变换。做两次仿射变换所用的仿射对满足变换矩阵F的周期为8且仿射变换对的周期为16。新生成的S盒的代数表达式项数为255和迭代输出周期为256。再者,详细说明了加密芯片的总体结构,根据系统功能将加密芯片分为控制模块、通信模块、RSA加解密模块和AES加密模块四个部分：控制模块实现控制数据输入输出、RSA加解密、AES加密等的协调工作；通信模块完成输入数据的采集、整合和分配,传送其他模块要求格式的数据以及将所产生的数据按照上位机能够识别的格式进行输出；RSA加解密模块实现数字签名和解密AES加密密钥的功能；AES加密模块是芯片的核心部分,主要完成数据的加密功能。应用Verilog VHDL语言编写各个模块并进行了功能仿真。基于Virtex5系列的一款XC5VLX110T芯片,利用Xilinx9.2i综合之后,所设计的加密芯片系统时钟工作最高频率为249.522 MHz,最高处理速度为7.9847Gbps。最后,简单介绍了加密芯片中的密码体系和密钥交换技术,提出了利用数字签名算法来实现交换密钥的方案。