随着集成电路技术的不断发展，集成电路的性能在不断的提高。然而，集成电路集成度的提高也对其可靠性带来了新的威胁。在集成电路制造工艺进入纳米尺度后，由负温度不稳定性导致的电路老化成为VLSI可靠性的最主要的挑战。负偏置温度不稳定性（Negative Bias Temperature Instability，NBTI）会导致电路中时序路径的时延退化并进而导致电路出现时序故障，最终导致电路失效。在一些可靠性要求较高的系统中（航空、航天等），这种由老化导致的故障时绝对是不能容忍的。因此，对VLSI老化的研究势在必行。论文首先阐述了基于在线时延感知的老化故障预测的检测原理，分析了现有在线老化故障预测结构的特点和不足，提出了一种新的高速老化故障预测结构。新的老化预测结构使用了新的稳定性检测器（Stability Checker，SC），通过对SC时序的调整，避免了现有结构中稳定性检测器输出信号过于“尖锐”的问题，以及对动态节点放电时间忽视所造成的误检问题。在高速芯片中，该结构的这个特点得到了更好的发挥。除此之外，自锁的结构设计节省了结构的硬件开销。最后我们对新结构进行了仿真实验和比较。统一故障检测可以用一个检测结构实现对多目标故障的同时检测。论文在分析现有统一故障检测模型的基础上，针对现有结构在高速适应性、面积开销和功耗等方面存在的不足进行优化，提出了一种基于信号稳定性侵犯的高速信号稳定性侵犯检测结构HSVD（High-speed Signal Violation Detector）。该结构能扩展了已有的在线时延故障检测的能力，能同时在线检测软错误、延时故障和老化预测等信号稳定性侵犯。与以前的检测结构对比，新结构最大的优越性是使用了Muller C单元作为稳定性检测器的输出使其更适应高速芯片。最后，HSVD的仿真实验结果表明这些改进是有效的。