随着工艺水平的不断发展，集成电路已经进入超深亚微米的SoC时代，设计规模越来越大，单一SoC芯片的集成度已经达到了上亿门。然而，发展的同时也带来了新的挑战。一方面，由于电路工作频率的要求越来越高，由此带来的功耗问题已经成为新一代SoC设计方法学的重要研究内容；另一方面，集成度的提高，给测试矢量的生成带来了更多的挑战，有效地测试SoC芯片变得更加困难，因而，必须采用有效的可测性设计技术，提高测试覆盖率，确保设计质量。本文主要研究了低功耗SoC后端设计中的布局布线技术、后端低功耗设计方法、可测性设计方法等，并以一颗G.722.2语音SoC为例，将上述研究成果完成了实践。论文首先研究了CMOS电路的主要功耗来源，研究了低功耗设计技术的理论及实现方法。通过对G.722.2语音SoC进行功耗分析，了解总体功耗分布，分别采用门控时钟、操作数隔离、存储器分块访问等不同的低功耗技术有针对性的进行了低功耗设计，成功地实现了降低功耗的目的。论文研究了DFT技术以及测试矢量生成技术。论文使用DFT Compiler工具，采用扫描测试技术对G.722.2语音SoC实现了可测性设计，并运用TetraMAX完成测试矢量的生成。通过静态时序分析和形式验证保证了设计在时序和功能上的双重可靠性。论文研究了后端布局布线技术以及信号完整性的相关理论。论文使用SoCEncounter完成了G.722.2语音SoC物理设计，包括布局布线，电源规划，时钟树综合以及详细布局布线，设计规则验证，同时，还借助工具对设计进行了串扰分析，IR drop分析，最终得到了功能完备，时序正确的可靠性设计，成功地得到了用于投片的GDSII版图数据。