论文部分内容阅读
LDMOS(Lateral Double-diffused MOSFET)作为功率集成电路的核心器件,近年来成为国内外众多器件研究者研究的热点。然而,横向高压功率器件中击穿电压与比导通电阻之间严重的矛盾关系一直限制着LDMOS在高压大电流下的应用。因此,设计能满足一定耐压需求且低比导通电阻的LDMOS是目前功率半导体技术的一个重要发展方向。RESURF技术自1979年提出以来,从最初的Single-RESURF发展为Double-RESURF,再到Triple-RESURF,已成为横向高压器件设计的基本准则。特别对于DR和TR LDMOS,其P型埋层的设计(以NMOS为例)是优化器件特性的关键,然而已有文献对DR和TR LDMOS的P型埋层对纵向电场调制作用的分析都显得过于简单,事实上,P型埋层的厚度、深度、掺杂浓度对器件的纵向电场、击穿电压和比导通电阻都产生了重要影响。本论文正是针对RESURF LDMOS的埋层设计这一问题展开研究。1、Double RESURF LDMOS的P-top层设计研究。研究了P-top层的厚度和掺杂浓度对器件纵向电场的影响。器件的击穿电压和比导通电阻随P-top层浓度增加同时降低,Double RESURF器件降低器件比导通电阻必然以牺牲击穿电压为代价。一方面,当漂移区浓度固定,器件的击穿电压和比导通电阻随P-top层厚度增加同时增加,但BV2/Rs,on设计优值降低,当耐压在500-600V之间,P-top层厚度从2?m增加到8?m,设计优值降低了18%;另一方面,当P-top层浓度固定,器件的击穿电压和比导通电阻随P-top层厚度增加同时降低,但BV2/Rs,on设计优值仍然降低,当耐压在450-650V之间,P-top层厚度从2?m增加到6?m,设计优值降低了34%。Double RESURF器件设计应采用薄型的P-top层。2、Triple RESURF LDMOS的P型埋层设计研究。研究了P型埋层的深度、厚度、掺杂浓度对器件纵向电场的影响。当P型埋层靠近器件表面时,纵向电场平均值较小,击穿电压较低;当P型埋层靠近衬底时,优化漂移区浓度较低,器件比导通电阻较大;当P型埋层位于漂移区中部时最优,其BV2/Rs,on设计优值比浅表埋层和深表埋层分别提高了137%和43%。当耐压在600-700V之间,P型埋层厚度从2?m增加到8?m,器件设计优值降低了21%。论文最后还研究了P型埋层浓度对器件击穿电压和比导通电阻的影响,相对于DR LDMOS,TR LDMOS埋层浓度增加对击穿电压的降低作用更弱。Triple RESURF器件设计应采用位于漂移区中部的薄型埋层。