在电力电子开关变换器数字化共模噪声抑制系统中,一个重要环节就是共模噪声的评估。由于共模噪声电流振荡频率很高,基于DSP的采样控制很难满足要求。本文提出了用FPGA作为主要器件、以能量为指标的共模噪声评估技术。所提方案中,FPGA可完成对高速AD芯片的采样控制、读取采样值、计算共模电流的噪声能量值并将该值反馈给DSP。本文的主要内容有:共模变压器的设计,硬件电路的设计,FPGA功能设计,以及FPGA的配置和调试。欲采集共模电流信号,首先需要设计共模变压器,将主电路输入端的共模电流通过耦合,转化为电压信号,才能进行模数转换和共模信号采样。共模变压器的设计与制作是共模噪声检测的关键内容之一,在此处,共模变压器采用磁性元件的一般设计原则及公式设计的。硬件电路的设计包括器件选择和FPGA电路板的设计:选择MAX1448作为本系统所用A/D芯片,FPGA器件选择EP1C3T144C8。设计线路板需要考虑一些高速信号电路设计的问题。FPGA功能设计在本系统中采用自下而上的设计法:首先根据总体要求把总体功能细化,划分为多个子模块,每个子模块完成较简单的功能;然后设计各个子模块,使之能够完成预定的要求;最后设计顶层,使之整个系统能够达到最终要求。在本系统中,FPGA的配置方式在调试阶段,使用JTAG方式配置;稳定运行时,使用AS方式配置。调试包括高速数据采集调试,DSP与FPGA数据交互调试,以及最终整个系统的调试。最后,对共模噪声周期能量的误差进行简单分析。