本论文设计了一个用于对讲机、无绳电话等无线通讯系统的频率综合器锁相环,输出频率范围为400MHz~950MHz,系统相位噪声<-80dBc/Hz@10KHz,总谐波失真<3%。在完成前仿真和版图设计后,使用TSMC.35 CMOS工艺流片,最后用频谱分析仪等测试设备对产品进行了测试。本论文采用自顶向下的设计方法,首先介绍PLL的整体结构;其次对各个模块分别进行介绍,比较不同结构之间的优缺点,并给出了本设计采用的结构;然后着重介绍VCO的设计,并对VCO及锁相环系统相位噪声的基本理论进行了深入的研究,提出了几种实用的降低相位噪声的技术;最后完成版图设计与验证,并交付Foundry流片。本设计的难点在于LC压控振荡器(LC-VCO)的设计,由于存在封装等寄生参数的影响,VCO同时存在两个非理想状态:一是由于焊接引线引入的寄生电感,会使VCO同时存在两个振荡模式;二是由于片内金属走线等寄生电阻的影响,可能导致VCO不满足振荡条件。本设计通过对整个环路进行数学建模,能快速准确地找出非理想状态的边界点,与Spectre仿真结果一致。本论文提出从数学模型的角度解决电路问题的方法,提高了设计效率和成品率,对锁相环产品的设计具有很好的指导意义和实用参考价值。