随着集成电路的发展,功耗问题已经成为制约现代片上系统设计的重要因素。功耗的增加不仅导致芯片消耗更多的能量,增加芯片的封装和散热成本,而且会对芯片的性能和可靠性造成不利影响。为了解决这些问题,工业界和学术界提出了许多低功耗设计技术方案,如电源关断、多电压供电、动态电压频率调节等,同时对功耗管理算法开展了一系列研究。本文结合一款基于龙芯处理器核的SoC芯片的研制,对数字SoC低功耗设计技术展开研究,提出了龙芯SoC低功耗设计方案及功耗管理算法,并在实际芯片设计中得到应用和实现。本文的主要工作如下:　　 1.从集成电路的功耗来源出发,归纳总结数字SoC中的低功耗设计技术,分析其原理和设计方法,并介绍一种基于UPF的低功耗设计流程。在此基础上,结合实际芯片的研发,就当前各种低功耗设计技术的应用、分析和选择展开探讨和研究。　　 2.结合龙芯SoC芯片的设计需求,提出并实现了龙芯SoC低功耗硬件设计方案,以及基于时间片采样预测的动态功耗管理算法。本文在芯片流片成功的基础上完成了相关软硬件实验,实验结果表明,对于memorybound类型程序,在平均性能损失2.3%的情况下,有24.8%的平均能耗优化;对于cpubound类型程序,虽然基本没有能耗优化,但性能与采用算法之前相比没有损失;对于混合型任务,根据实际的情况,性能损失和功耗优化处于前面两种情况之间。实验证明通过SoC低功耗硬件设计和功耗管理软件算法的结合,实现了SoC系统的低功耗设计目标。　　 3.除上述外,本文还探讨了低功耗验证方法学,提出一种多电压域自动化验证平台结构,相对于传统验证平台,该结构能更好的支持多电压域低功耗设计仿真验证,有效保证了龙芯SoC低功耗设计芯片的研制工作顺利完成。