论文主要完成了CMOS高频集成锁相环各关键模块的研究与电路设计以及针对"蓝芽"锁相频率综合器系统级设计.在集成电路设计工艺选择上,考虑到近年来工艺飞速发展,具有集成度、功耗优势却受速度限制的MOS电路逐渐进入射频领域.因此,选择MOS工艺进行设计.在集成电路结构设计方面,论文分析了鉴频鉴相器、电荷泵、环路滤波器、压控振荡器及前置分频器的工作原理和最新的研究成果,并在考虑到速度、功耗和性能等多方面的要求下分别设计了一种数控电流电荷泵,基于RS触发器差分压控振荡器,采用时钟延迟去假信号前置双摸分频器,用HSPICE进行电路仿真和版图提取后仿真,功能正确.并将环路滤波器片上集成,最终分别采用MOSMPS 1.2u N-Well和TSMC 0.25u N-Well标准CMOS工艺完成了单片集成锁相环测试芯片的设计.在系统级设计中,根据"蓝芽"标准确定锁相频率综合器输出频率范围、频率切换时间.锁定方式等系统级指标,并由此推导各单元模块的高层次要求.在各单元分别进行电路模拟满足指标要求的前提下,对频率综合器采取电路描述与行为描述相结合的方式整体仿真.