随着移动终端应用的流行,对于电源管理系统的性能要求越来越高,高性能、低功耗、设计简单的电源管理芯片逐步成为工程师们的研究方向。数字开关电源作为一种新型的结构,具有设计简单、数字化、集成度高、可编程等特点,逐步成为研究热点。数字开关电源中一个关键模块就是ADC,ADC的性能好坏决定了整个系统的性能和稳定性。本论文的主要工作是设计一款用于数字电源的延迟型ADC。论文总结了国内外电源管理芯片的发展现状,分析了各种类型电源管理芯片的优缺点,选定数字开关电源为研究内容。ADC作为数字开关电源的重要组成部分,其性能至关重要。分析比较各类型ADC的性能,选定延迟型ADC为本论文设计方案。在研究基本延迟型ADC的基础上,设计了分段延迟环ADC结构,该结构采用分段模块得到数字输出码的高两位,采用延迟环模块得到数字输出码的低四位,从而实现模数转换的功能。该结构的特点是窗口型ADC,延迟环模块的控制信号是由ADC内部产生的,内部产生的控制信号同样受到温度、工艺、负载等因素的影响,可以适当抵消延迟单元的延迟偏差,分段量化则使量化电压区间变小,提高了延迟单元的线性度。本文基于SMIC 0.18μm RF CMOS工艺设计了具体的电路和版图,并进行了仿真和分析。得到的结果如下：电源电压为3.3V,输入电压范围为3.15V-3.45V,有效位数为4.91位,分辨率为9.98mV/LSB,最大采样频率为25MHz,功耗为1.05mW,信纳比(Signal to Noise and Distortion Ratio, SINAD)为31.3dB,无杂散动态范围(Spurious Free Dynamic range, SFDR)为38.5dBc,信噪比(Signal Noise Ratio, SNR)为32.4dB,基本符合设计指标要求。