与传统的固定带宽的锁相环相比，带宽自适应锁相环能够很好地解决环路的带宽与噪声之间相互制约的问题。目前采用模拟电路实现的带宽自适应锁相环结构比较复杂，而且环路中模拟器件容易受到外界的干扰，影响了整个系统的性能。采用数字电路实现的带宽自适应全数字锁相环，电路结构简单，抗噪声能力更强，稳定性更高，使用更加广泛，不仅能够制成单片集成锁相环路，而且可以作为一个功能模块嵌入片上系统（SOC），构成片内锁相环。　　与传统的二阶环路相比，高阶环路在稳态相位误差、锁定时间、频率牵引范围和杂散抑制等方面都具有优于二阶环路的性能，具有广泛的应用前景。　　本文在对锁相环系统进行深入研究的基础上，采用了一种基于PI控制算法的二阶滤波器作为三阶锁相环的环路滤波器，从建立三阶模拟锁相环的连续域系统模型出发，结合锁相环实现带宽自适应的准则，采用从模拟环路到数字环路的精确映射方法——双线性变换法，建立了带宽自适应高阶全数字锁相环的离散域系统模型。采用高阶系统理论和闭环主导极点理论分析了系统的稳定性，推导出了带宽自适应高阶全数字锁相环的参数计算公式。使用EDA技术并采用自顶向下的设计方法，设计了一种带宽自适应高阶全数字锁相环，该电路可根据输入信号频率的变化自动地调节环路的控制参数，从而使锁相环具有最优的性能。采用DSP builder建模的方法完成了基本锁相环电路的设计，在全数字锁相环的设计中，该方法是一种比较新型的设计方法，它使设计者只用专注于系统级的建模而不用编写复杂的代码。最后，在Matlab/sumlink和Quartus环境下对设计的带宽自适应高阶全数字锁相环分别进行了波形仿真和时序仿真，在软件仿真正确的基础上用FPGA实现了硬件电路，并进行了硬件测试。　　软件仿真和硬件测试的结果一致表明：本文设计的基于PI控制算法的带宽自适应高阶全数字锁相环不仅具有大的锁相范围、快的锁相速度、良好的稳定性，而且对频率阶跃和频率斜升的输入信号也具有很好的跟踪性能。