随着CMOS工艺制程即将走到尽头,亟需各种新材料和新技术来延续和超越摩尔定律。忆阻器作为最新出现的第四种无源器件,被认为是最具发展潜力的替换器件之一。与CMOS工艺的兼容性使它有望首先在与CMOS混合的集成电路中展开大规模应用。与此同时,在进入亚纳米工艺后电源电压已经低至0.9伏以下,传统的在电压域处理信号的部件很难再获得更高和稳定的性能,而基于时间域设计的时间数字转换器(TDC)则为信号处理难题提供了新思路。因此本课题利用忆阻器的阻值记忆效应、纳米级的尺寸和阈值特性,研究一种与CMOS相结合的TDC电路,重点关注结构的实现方式及如何获得高性能的方法。本文的研究工作和创新成果包括以下几个方面:?建立了改进的忆阻器阈值模型,并通过了Hspice仿真验证。?提出了基于忆阻器的可编程延迟单元,通过Hspice仿真验证了该延迟单元具有延时精确可编程的特性,有效地突破了传统CMOS数控延迟单元的控制瓶颈。?采用了基于忆阻器的可编程延迟单元和全差分延迟链的结构,设计了一款基于忆阻器的全差分局部无源内插TDC,并提出了一种新的脉冲序列校准方法,使得延迟分辨率达到亚门级2.25ps,最大差分非线性0.75LSB,最大积分非线性0.51LSB,同时兼具对工艺偏差不敏感的特点。?基于所提出的全差分局部无源内插TDC设计实现了一款工艺偏差传感侦测电路,通过蒙特卡罗分析,表明该TDC能有效完成偏差侦测任务,具有良好的可移植性和实用性。本文的研究工作从器件模型、电路结构和应用等方面系统的体现了以忆阻器和TDC为核心的新器件、新电路研究成功,为纳米集成电路的进一步研究提供了新的思路。