随着无线通信技术的高速发展,越来越多的无线收发信号机功能适合采用数字技术设计和实现,因为数字技术相比较模拟技术具有很大的优越性,主要表现在处理精度高,灵活性好,功耗低,抗干扰能力强等方面。广泛应用于GPS接收机、电视接收机等通信系统中的低中频数字接收机即是一例。数字接收机要求采用高速高精度的A/D转换器,因此高性能的A/D转换器成为无线接收机数字化的关键。本论文设计了一款用于低中频数字接收机的低功耗流水线A/D转换器,其转换精度为10bits,采样频率为80MHz。论文详细介绍了流水线A/D转换器系统的误差来源、误差校正技术及关键电路设计。同时简要分析了流水线A/D转换器在低功耗、高速高精度方面的优势,以及该结构本身的一些缺点。该A/D转换器采用SMIC 0.18μm CMOS工艺,在Cadence中完成了全差分增益提高运算放大器、采用保持电路、精确乘2电路、新型带前置运放的高速比较器、两相不交叠时钟产生电路以及数字校正电路等模块的设计与仿真。设计中主要从以下两个方面降低了系统的功耗:一是,采用电荷翻转型采样保持电路,最小化采样保持级的噪声和功耗;二是,采用采样电容逐级递减的方法,逐级降低各级运算放大器的要求,减小功耗;同时为了提高系统的精度,采取了以下两方面的措施:一是,采样保持级的采样开关采用高线性的栅压自举开关,提高了系统的线性度和减小系统的失真;二是,通过设计一种新型的带前置运放的高速比较器和时序上的改进,消除了比较器的回踢噪声和减小比较器的失调电压。完成电路的设计与仿真之后,基于SMIC 0.18μm 1P6M MMRF (1.8V) Process进行A/D转换器的版图设计、验证及参数提取和后仿真,并即将流片。针对混合信号版图设计,论文中叙述了一些需要仔细考虑的问题和相应解决方法与措施。