在无线通信系统中，由于各种不确定因素如：设备间的频率偏差、终端移动引起的多普勒频移、无线传播信道的变化等，使得载波频率与本地晶振之间存在着较大的频率偏差。因此往往需要通过信号处理将频偏参数估计出来并加以补偿。如何用观察数据估计出频偏,这就是频偏估计算法的研究，它一直是通信领域的热点之一。　　本论文紧紧围绕着数字通信系统中的频偏估计，首先介绍了标准中常用的调制解调方法(QPSK,8PSK,16APSK,32APSK)，之后给出了基于训练序列的4种频偏估计算法(Kay、Fitz、L&R、KayR)。根据实际情况的需要，ABS-S标准中选用了基于Unique Word的频偏估计算法。　　在ABS-S频偏估计算法的基础上，给出了ABS-S系统接收机的硬件实现框图。按照常见的自顶向下层次化设计流程对属于载波恢复中的频偏估计进行了模块化设计和划分，并采用Verilog硬件描述语言进行RTL级的功能描述，利用Cadence公司的NC-Verilog仿真器对其进行功能仿真，并且用PERL建立一套测试环境，将输出结果跟定点化的C模型进行有限case的验证。仿真通过后，调用TSMC的0.18um工艺库、使用Synopsys公司的综合工具Design Compiler对模块进行了综合，得到了门级网表文件。在面积、功耗最小的约束下模块时钟频率可达到100MHz。　　基于Xilinx开发平台，本课题还对频偏估计模块进行了FPGA原型验证。利用综合实现工具Xilinx ISE对频偏估计进行逻辑综合、布局布线等处理，生成门级网表，并将时序信息反标到网表上，实现版图后仿真。最后产生一个可以直接下载到FPGA的PROM的二进制文件，在系统PCB板上调试该模块，验证了该模块设计的正确性。