论文部分内容阅读
近年来,随着信息技术的发展,各领域对信息传输速率的要求从数百Mbps增长到了数Gbps甚至数十Gbps。研究表明,未来十年内需要的无线传输速率将达到5-15Gbps。然而目前的通信系统并不能提供足够高的数据传输速率以满足日益增长的高速数据传输需求。因此,本论文主要针对高码率调制信号的全并行解调技术及其硬件实现进行研究,以期突破高速解调中的全并行解调构架设计、并行定时同步、并行载波同步和并行自适应均衡等关键技术。首先,完善了APRX构架为一种通用的完整全并行高速通信解调构架,该构架基于频域匹配滤波及定时相位误差旋转,复杂度较低,利于硬件实现,能以较低的时钟速率对高达数Gbps的通信信号进行解调。对作为构架核心的并行频域匹配滤波器进行了设计及并行实现简化。理论分析及仿真验证了算法的有效性。其次,提出了基于相位滑动的频偏校正和频域相偏校正组成的并行定时同步算法。该算法通过索引变换及乘法即可实现并行定时同步,避免了反馈调节ADC采样时钟及复杂的插值操作。仿真表明该并行定时同步算法能以小于0.5dB的信噪比损失实现定时同步。接着,在基于驰豫超前变换的并行自适应滤波算法基础上,利用延时近似技术,提出了自适应CMA盲均衡算法的基于短卷积的流水线高效并行实现构架,并进行了FPGA实现,最后对该并行均衡算法进行了仿真验证。然后,将鉴频鉴相算法中的矩形窗改进为环形窗,并与全相位域数字锁相环结合,提出了一种基于环形窗的全相位域判决反馈锁相环载波同步算法。针对该算法的并行实现,设计了一种简单有效的基于平均等量补偿的结构并完成了FPGA实现。对整个并行解调系统进行的定点仿真表明本并行解调构架的定点解调性能损失小于1dB。最后,基于提出的解调构架及算法研制了高速解调原理样机,并对整个并行解调构架及算法进行了FPGA实现。对样机的性能测试表明,在无信道编译码情况下,样机的整体解调信噪比损失小于2dB,验证了提出的解调构架及算法的高效性。本文还利用该解调样机进行了140GHz上的35m、500m、1.5km的无线传输实验,得到的无线传输误码率分别达到了10-10量级、10-9量级、10-7量级。