随着人们对电子产品需求的不断增大,微电子封装正向小型化、高速、高密度和系统化的方向发展,系统级封装(System-in-Package, SiP)技术在集成电路产品中扮演着越来越重要的角色。在电子系统高速、高密度、高功耗、低电压和大电流的发展趋势下,电源完整性(Power Integrity, PI)分析对新产品的成败起到关键性的作用。系统级封装中的电源分布网络(Power Delivery Network, PDN)设计和电源完整性研究的挑战日益严峻。本论文系统研究了系统级封装的电源完整性分析,电源分布网络设计以及三维混合芯片堆叠引起的近场耦合问题。对封装级PDN结构设计,宽频带、高隔离深度的噪声隔离抑制技术以及新型混合芯片三维堆叠屏蔽结构进行了重点研究上。论文的主要内容和研究成果如下：1)在总结和消化前人研究成果的基础上,首先从PDN的噪声源和PDN设计的作用出发,阐述了PDN各个组成部分的特性和相关技术问题。针对系统级PDN设计,总结了目标阻抗设计方法的新解释：考虑到芯片工作电流随时间变化时,可使用自适应目标阻抗方法；多芯片系统目标阻抗设计方法还需考虑芯片间噪声耦合等方面。从基本原理上说明了电源完整性与信号完整性(Signal Integrity, SI)、电磁干扰(Electromagnetic Interference, EMI)以及制造工艺的关系。针对封装设计,尤其三维混合芯片堆叠封装,提出了PI与SI、EMI以及制造工艺协同设计的思路,并应用到高密度、大功耗专用集成芯片的低成本封装设计和三维混合芯片堆叠屏蔽设计中。2)针对高密度、大功耗数字电路或高速数字电路中的瞬态开关噪声(Simultaneous Switching Noise, SSN)抑制问题,研究了封装级电源分布网络的低阻抗设计。首先从谐振腔模型法入手分析了电源／地平面谐振特性和降低输入阻抗的方法。通过电路建模和电磁场模型仿真,讨论了封装级连接线对电源波动的影响。对典型的连接线结构建立等效电路图,并结合电磁场方法分段拟合提取电路参数,指出降低连接线电感的具体设计方法。并将低阻抗PDN的设计方法应用到实际的封装设计中。3)系统级封装中芯片间的噪声抑制是封装级PDN设计的另一个重点。为了解决噪声在PDN中的传导性耦合问题,本论文提出了新型π型低通滤波器结构,并建立了相应的电路模型。新型结构具有结构简单、成本低,抑制频带宽,与现有制造工艺兼容等特点,非常适用于系统级的PDN设计。将新型π型滤波器结构用于高速多芯片PDN设计中,实现了相同供电系统0.3GHz到10GHz宽频内低于-40dB的噪声隔离深度,不同供电系统DC到10GHz的宽频内能够达低于-70dB的噪声隔离深度。PDN作为信号线的回流路径时,任何不连续点都能直接造成传输线的阻抗不匹配,影响信号的传输质量。本论文将新型π型低通滤波器和回流过孔用于封装PDN设计,为传输线提供很好的低噪声回路。4)除了由PDN谐振引起基板边缘辐射带来的EMI问题外,三维混合芯片堆叠封装的近场干扰问题也很严重。本论文的EMI问题特指混合芯片堆叠封装的近场电感性耦合问题。将晶体管间的电流回路等效成电流环,定性的分析了混合芯片间或者噪声源芯片与键合线间的近场耦合。并提出了一种新型三维屏蔽堆叠结构用于近场电感性噪声的屏蔽。新型三维屏蔽结构在有限封装空间内具有很好的噪声屏蔽效果和一定的热传导作用,以及制造工艺与现有工艺兼容的特点。另外,敏感芯片放置可在芯片堆叠的底层,有效的减小了敏感芯片的键合线长度,提高信号线的传输质量。新型三维屏蔽堆叠结构的屏蔽效能可达150dB,某些频段甚至达到了240dB。