随着超大规模集成电路向深亚微米工艺的发展，高速度、高集成度、低功耗成为当今集成电路的主要特点。设计如此高性能的芯片使我们面临新的挑战，总结起来有两点：速度越来越快，尺寸越来越小；系统越来越复杂，同时要求系统更加稳定。这使得在低速系统设计中的二级效应上升为主要矛盾，其中的信号完整性问题成为最突出的因素之一。随着集成电路工艺尺寸的减小，互连线之间靠的更近。此外线宽的减小，也使得线间距相对于厚度越来越小，如同一堵又高又窄的墙，线间的耦合电容甚至超过了它们的对地电容。耦合电容对电路的影响主要表现在两个方面：耦合电容引起串扰噪声(crosstalk noise)，严重的时候会造成邻近线网上传播的信号出现逻辑错误；耦合电容引起串扰时延(crosstalk delay)，增大了信号传播的时间延迟，造成setup time violation或者hold time violation。正是上述原因，人们在不断的研究减小串扰的布线算法。文中，我们首先分析了计算串扰延迟和串扰噪声的数学模型。随后在分析比较减小串扰的非曼哈顿结构布线算法及曼哈顿结构布线算法的基础上，提出一种无网格减小串扰的布线算法，该算法基于把水平网段分为各子段，以取得更好的摄动效果。我们详细分析了算法的数学模型、实现过程及算法的时间复杂度和空间复杂度，认为它是可行的。我们可以看到实现的算法同时考虑了垂直网段和水平网段对串扰的影响，在取得较好的优化结果的同时，其执行速度相比较文献中的算法快很多。最后我们从两个不同方面对实现的算法作了测试。第一种方法是参考相关文献中的测试方法，输入布线图，不但可以比较优化前后线网串扰值的不同，也可以比较布线结构的变动；第二种方法结合自己的专业方向，用后端工具来验证算法对串扰的改进。这主要是通过算法的优化结果在布局布线工具上改动布线结构，然后用时序分析工具分析比较优化前后串扰时延slack值的改进和串扰噪声slack值的改进。