论文部分内容阅读
随着通信速率的迅速提高，信道的噪声、非线性效应的影响越来越显著，为了降低对系统信噪比的要求，提高系统健壮性，前向纠错(FEC)技术获得了越来越广泛的应用。本文介绍了RS码的基本理论，在深入研究了RS译码算法和相应硬件实现结构的基础上，设计了一款用于100G以太网物理层802.3bj规范的RS译码器。 本文介绍了有限域乘法的基本概念，分析了有限域通用乘法器的传统全脉动结构的优点和缺点，提出了半脉动结构的有限域通用乘法器。该结构为纯组合逻辑，以极小的硬件代价实现了较小的关键路径延迟，同时设计简单。另外，由于常数乘法器在译码器中大量使用，本文还对所有用到的有限域常数乘法器进行了专门的优化设计，有效减小了硬件消耗。 在详细分析了PGZ算法、BM算法及其衍生算法、Euclid算法及其衍生算法的基础上，选择了SDCME算法和脉动阵列的硬件结构来设计译码器的关键方程求解模块。SDCME结构不需要求逆和阶比较模块，具有规则，译码延迟小，关键路径短的特点。 结合本文高速背板通信的应用场景，分析了传统单路结构译码延迟长、功耗和设计复杂度大，不适于超高数据吞吐量应用的缺点。为了解决吞吐量和译码延迟瓶颈，本文将四路并行结构应用于伴随式计算模块，Chien搜索和Forney模块的设计。四路并行结构能大大减小译码延迟，提高数据吞吐量。 在译码器整体结构层面上，使用了流水线技术以提高时钟频频率，增加译码器的数据吞吐量。译码器还采用了时分复用技术，4个四路并行的伴随式计算单元共享一个关键方程求解模块。由于关键方程求解模块通常具有较大的硬件复杂度，通过时分复用技术能有效减小硬件资源消耗。 本文设计的四路并行RS(528514)译码器在SMIC65nm工艺下，使用Synopsys DC进行了综合。综合结果显示，除FIFO缓存外译码器共消耗0.23mm2的芯片面积。时序分析报告显示，本文设计的译码器能正常工作的最高时钟频率为650MHz，可以实现104Gb/s的数据吞吐量。 此外，本文还提出了一种用于求解关键方程的具有极低硬件消耗的SrDCME结构，该结构只包含一个处理单元，适用于对面积要求严格的低速场景。本文还提出了一个支持交织的四路并行的伴随式计算模块实现结构，对于使用了交织技术的FEC系统，本结构不需要前置的解交织器即可直接计算伴随式，减小了硬件消耗和设计复杂度。