高压栅极驱动芯片属于高低压兼容功率集成电路,可替代传统分立元件搭建的驱动方案,用来控制驱动高压功率器件。从而有效地减少系统中的元件个数,降低系统功耗与面积。目前,高压栅极驱动芯片已成为节能电机控制系统中的核心元件,应用于变频家电、电动交通工具、中小功率工业设备等领域。以上领域对芯片的可靠性都提出了很高的要求。高低压隔离技术是高压栅极驱动芯片设计的关键,虽然,目前分离式降低表面电场技术(Divided-RESURF)克服了高压互连及高侧漏电等问题,但是,由于隔离结构内嵌横向双扩散金属氧化物半导体器件(LDMOS),使得整体结构仍存在局部击穿与高温反偏应力(HTRB)考核下电学性能退化等风险。此外,在感性负载系统中,芯片容易在瞬态vs负过冲噪声与快速电压变化dvs/dt噪声的影响下,发生误开启、闩锁等问题。以上可靠性问题严重制约着高压栅极驱动芯片的应用。本文基于1μm 600V体硅高低压兼容工艺,先后对芯片的隔离可靠性及抗噪能力提升技术进行了系统地分析与研究。主要研究工作包括：1、提出了一种内嵌LDMOS器件的双条状N阱辅助耗尽Divided-RESURF隔离结构,有效地抑制了P型隔离阱对LDMOS器件漂移区电荷平衡的影响,降低了隔离结构高压侧拐角处的电场强度,避免了局部击穿,提高了击穿电压。在相同漂移区长度下,新型隔离结构的耐压提升了15.8%,高侧泄漏电流低于1μA。2、深入研究了嵌入在隔离结构中的LDMOS器件在高温反偏应力下击穿电压与导通电阻退化的内在机理,提出了一种降低表面栅极场板末端电场的新型结构,有效地抑制了表面可动离子对器件电学性能的影响,成功通过了1000小时的HTRB考核。3、分析了瞬态vs负过冲噪声产生的原因,并深入研究了其导致高压栅极驱动芯片失效的机理,提出了一种提升芯片抗瞬态vs负过冲能力的新型电路结构,通过采样瞬态vs负过冲信号并控制芯片的灌电流能力来降低噪声的持续时间,从而有效地提升芯片的抗噪能力。实验结果表明,采用该新型电路结构的高压栅极驱动芯片,其抗瞬态vs负过冲能力可达-98V。4、深入分析了vs/dt噪声产生的原因及其对高压栅极驱动芯片的影响,研究了传统抗噪能力提升电路的弊端,提出一种双脉冲触发电容负载型电平移位电路结构,规避了传统电路中位移电流流过电阻负载而导致的误触发风险。实验结果表面,采用新型电平移位电路的高压栅极驱动芯片,抗dvs/dt噪声能力高于85V/ns。5、对高压栅极驱动芯片的输入级电路、脉冲产生电路、欠压保护电路、抗静电保护电路等关键电路进行了详细的分析与设计,并对关键器件版图进行了重点研究,最后完成了全芯片的版图设计与流片。6、完成了高压栅极驱动芯片的静态参数、动态参数、抗瞬态vs负过冲能力及抗dvs/dt噪声能力等参数测试与可靠性考核。所设计的芯片成功应用于航空模型电调系统。