由于闪存存储器独有的快速编程、电学可擦除和高密度特性，它在过去数十年时间得到持续的增长。这些特性也使得闪存技术能很好的满足在空间环境应用中所需的非易失性存储。降低半导体器件的辐射效应是空间环境应用中最主要的挑战。辐射在绝缘层中引入俘获电荷，并进而使得器件的电学参数发生长期的退化。嵌入式闪存集成电路一般由用于存储的闪存单元和用于实现各种功能的逻辑电路组成。因此，研究闪存器件和它的控制电路的辐射效应，对评估闪存集成电路的可靠性和辐射加固具有重要的指导意义。　　 本论文全面研究了0.18μm嵌入式闪存技术下的总剂量辐射效应。论文主要分为以下三个部分:　　 (1)研究了用于控制电路的MOS器件总剂量辐射效应。在这一部分，我们对辐射导致的窄沟效应建立了一级近似模型。从模型中，我们又提出了两种提取浅沟槽隔离(ShallowTrenchIsolation,STI)侧壁等效电荷密度的方法。其次，对辐射导致的亚阈值区hump效应，我们给出新的模型解释:STI拐角处氧化层的厚度与hump效应密切相关。同时，我们还研究了衬底偏置对总剂量辐射效应的影响。结果表明，对于NMOS器件，辐照过程中加负的衬底偏置会使得退化更加严重，而在辐照之后测试中加负的衬底偏置则可以改善辐射效应。我们提出了一个简单的模型来考虑这两种效应相互作用后净的结果。　　 (2)研究了闪存单元的总剂量辐射效应。实验结果表明擦除状态的闪存单元在总剂量为100krad(Si)会发生翻转，而编程状态的单元在1Mrad(Si)也不会翻转。我们首次发现辐射导致的闪存单元漏端电流退化并不在本征电流处饱和。对闪存单元、输入输出器件和高压器件的辐射忍耐度比较发现，高压器件对辐射最为敏感。此外，我们还评估了电路级别的抗辐射水平。　　 (3)研究了STI工艺改性对器件总剂量辐射影响。辐射导致的STI退化是深亚微米器件最为关心的问题。我们通过改变工艺条件制作了不同性质的STI，并对它们的辐射响应，包括寄生的侧壁漏电流和阈值电压的漂移，做了比较。