传统的数字集成电路的功能和速度的提高是以牺牲面积和功耗为代价的。如果能够直接对部分模拟信号进行处理,这将有助于降低整个集成电路的面积以及功耗。作为现代信号处理系统中的重要模块,模拟乘法器在锁相环、频率变换混频器、自适应滤波器、人工神经网络等电路与系统中有着重要广泛应用,因此研究四象限模拟乘法器显得非常重要。本文首先对国内外关于模拟乘法器的设计技术进行了广泛的调查研究,分析了这些设计技术的优缺点。之后介绍了模拟乘法器的基本概念,模拟乘法器的工作原理以及模拟乘法器在相关领域的应用。然后,基于Gilbert模拟乘法单元提出了一种CMOS四象限模拟乘法器,采用有源衰减器衰减输入信号来提高CMOS模拟乘法器的信号处理能力,并使用源跟随器对信号的电位进行平移,通过对信号的预处理来提高乘法器的性能。最后,进行了模拟乘法器版图的优化设计。电路主要由有源衰减器、CMOS Gilbert乘法单元和偏置电路三部分组成,有源衰减器对输入信号进行衰减及电位平移,CMOS Gilbert乘法单元对预处理后的信号进行乘法运算,偏置电路为电流源提供偏置电压。整个电路采用TSMC 0.18μm工艺参数进行设计,并通过HSPICE工具进行仿真。当电源电压为1.8V时,输入范围为±0.6V时给出了乘法器的仿真结果。模拟乘法器的最大非线性误差为3.84%,X端和Y端的-3 d B带宽分别为181 MHz和215MHz,等效输入噪声和等效输出噪声分别为287 n V/Hz和9.83 n V/Hz,动态功耗约为4.176 m W。最后给出了此模拟乘法器的版图设计。相比于文献中的其他几种模拟乘法器,此模拟乘法器在输入范围较宽的情况下,非线性误差非常小,同时还具备一定的高频信号处理能力,因而此模拟乘法器有望在宽输入范围以及高频模拟信号处理系统中得到应用。