随着通信网及计算机技术的飞速发展,工业信息化进程的继续深入,众多分布式系统、通信网、工业控制以及物联网对时间同步的需求越来越高,主要表现在同步精度需更高,同步收敛速度更快,同步成本更低,鲁棒性更强。目前精确时间同步的标准协议主要有IEEE1588和802.1as。实现这些协议的系统需要专门的硬件设备支持,成本较高,协议复杂,对于单跳网络场景,在时间同步精度、速度和硬件成本上无法达到较好的综合性能,不利于嵌入式或物联网应用。因此本文基于FPGA,研究、设计并实现了一种适用于单跳网络场景、开销占用少、同步速度快、硬件成本更低的时间同步系统。本文首先概述并分析了目前各种时间同步协议以及其应用场景,然后研究分析了影响时间同步系统的因素,存在的主要问题、优化方向和系统设计目标。为提高时间同步精度、减小同步开销和降低硬件成本,本文主要做了四个方面的工作。第一,充分利用局域网中广播特性和各从时钟设备间互相观测的信息,不仅简化了传统协议的同步过程,同时获得了多次测量信息,减小抖动引起的精度丢失。第二,为进一步减小网络负载引起的链路抖动和拥塞,本文设计了一种基于局域网广播帧的调度方案。第三,本文将时间相位同步过程和频率同步过程合二为一,提出了一种基于RLS(递归最小二乘)算法的频率同步硬件优化方案。第四,本文基于FPGA,设计实现了万兆以太网收发系统和实时时间戳标记电路,保证了时间戳的实时性。最后本文介绍了整个系统的基于FPGA的实现方案。同时搭建了时间同步仿真和实际FPGA测试平台。然后通过仿真验证本文设计的时钟同步系统达到预期的综合性能,在实际测试平台上,对系统关键模块进行了仿真和测试,验证系统方案的实际可行性。